Описание для AM3352

Микропроцессоры AM335x, основанные на процессоре ARM Cortex-A8, дополнены функциями обработки изображений, графики, периферийными устройствами и промышленными интерфейсами, такими как EtherCAT и PROFIBUS.Устройства поддерживают высокоуровневые операционные системы (HLO). SDK для процессора Linux® и TI-RTOS доступны в TI бесплатно.

Микропроцессор AM335x содержит подсистемы, показанные на функциональной блок-схеме, и краткое описание каждой из них приводится ниже:

Микропроцессор содержит подсистемы, показанные на функциональной блок-схеме, и краткое описание каждой из них приводится ниже:

Подсистема микропроцессорного блока (MPU) основана на процессоре ARM Cortex-A8, а подсистема графического ускорителя PowerVR SGX™ обеспечивает ускорение 3D-графики для поддержки отображения и игровых эффектов.

PRU-ICSS отделен от ядра ARM, что обеспечивает независимую работу и синхронизацию для повышения эффективности и гибкости.PRU-ICSS поддерживает дополнительные периферийные интерфейсы и протоколы реального времени, такие как EtherCAT, PROFINET, EtherNet /IP, PROFIBUS, Ethernet Powerlink, Sercos и другие.Кроме того, программируемый характер PRU-ICSS, наряду с его доступом к выводам, событиям и всем ресурсам системы на кристалле (SoC), обеспечивает гибкость при реализации быстрых ответов в режиме реального времени, специализированных операций обработки данных, пользовательских периферийных интерфейсов и при разгрузке задач от других процессорных ядер SoC.Характеристики 32-разрядного RISC-процессора Sitara™ ARM® Cortex®-A8 AM3352 с частотой до 1 ГГц

Сопроцессор NEON™ SIMD

32 КБ инструкции L1 и 32 КБ кэша данных с обнаружением одиночной ошибки (четность)

256 КБ кэша L2 с кодом исправления ошибок (ECC)

176 КБ встроенного загрузочного ПЗУ

64 КБ выделенной оперативной памяти

Эмуляция и отладка - JTAG

Контроллер прерываний (до 128 запросов на прерывание) Встроенной памяти (общая оперативная память L3)

64 КБ ОЗУ универсального встроенного контроллера памяти (OCMC)

Доступно для всех основных устройств

Поддерживает сохранение для быстрого пробуждения интерфейсов внешней памяти (EMIF) mDDR (LPDDR), контроллеров DDR2, DDR3, DDR3L:

mDDR: тактовая частота 200 МГц (скорость передачи данных 400 МГц)

DDR2: тактовая частота 266 МГц (скорость передачи данных 532 МГц)

DDR3: тактовая частота 400 МГц (скорость передачи данных 800 МГц)

DDR3L: тактовая частота 400 МГц (скорость передачи данных 800 МГц)

16-разрядная шина данных

1 ГБ общего адресуемого пространства

Поддерживает одну конфигурацию устройства памяти x16 или две конфигурации устройства памяти x8 Универсальный контроллер памяти (GPMC)

Гибкий 8-битный и 16-битный интерфейс асинхронной памяти С возможностью выбора до семи микросхем (NAND, NOR, Muxed-NOR, SRAM)

Использует код BCH для поддержки 4-, 8- или 16-разрядного ECC

Использует код Хэмминга для поддержки 1-разрядного модуля обнаружения ошибок ECC (ELM)

Используется совместно с GPMC для определения адресов ошибок в данных на основе синдромных полиномов, сгенерированных с использованием алгоритма BCH

Поддерживает 4-, 8- и 16-битное определение местоположения ошибки на 512-байтовый блок на основе алгоритмов BCH, программируемой подсистемы устройств реального времени и подсистемы промышленной связи (PRU-ICSS)